Zur Steigerung der Energieeffizienz von HPC-Systemen werden diese zunehmend mit Hardwarebeschleunigern ausgerüstet. Die Nutzung von Beschleunigern hinkt deren prinzipiellem Performance- und Effizienz-Potenzial jedoch hinterher. Im DFG-Projekt „PerficienCC – Performance und Effizienz in HPC mit Custom Computing“ wird das Paderborn Center for Parallel Computing (PC2) diese Lücke verkleinern. Der Fokus liegt auf anwendungsspezifischen Hardwarebeschleunigern, sogenannten FPGAs. In einer engen Kooperation von FPGA-Experten des PC2 und Entwicklern wissenschaftlicher Codes an der Universität Paderborn werden das Potenzial zur Beschleunigung wichtiger Anwendungen untersucht und gezielte Beiträge zur Portierung von Open-source-Anwendungscodes geleistet. Generalisierungen dieser Anwendungscodes werden darüber hinaus in Bibliotheken zur Verfügung gestellt sowie für Schulungen und Beispielmaterialien aufbereitet. Dadurch wird die Zugänglichkeit von FPGA-Technologie für Entwickler erhöht und der Nutzen von FPGAs empirisch bewertet. Weitere Informationen: http://pc2.uni-paderborn.de/perficiencc