Sei es in den Ingenieurwissenschaften, in Chemie, Medizin oder im Bereich Cloud-Systeme und KI: Um die Wirklichkeit möglichst genau digital abzubilden, werden leistungsfähige Supercomputer benötigt. Bei immer kleiner werdenden Technologien in der Chipentwicklung erhöht sich die Leistungsaufnahme dieser Systeme, wobei die schnellsten bereits bei über 25 MW liegen. Beschleunigerhardware bietet hier Leistungs- und Effizienzvorteile für parallele Anwendungen. Mit der Entwicklung eines Stencil- und Tensorbeschleunigers (STX) arbeitet das Fraunhofer ITWM zusammen mit den Instituten IIS und IZM an einem Architekturansatz, der hohe Leistung mit sehr guter Energieeffizienz und realistischen Kosten für die Entwicklung verbindet. Das System wird damit 3- bis 4-mal effizienter als GPU-basierte Systeme sein und soll demnächst in Pilotsystemen zur Verfügung stehen. Im Projekt STXDemo kooperieren die Fraunhofer Institute mit der Zollner AG und den Rechenzentren der Rheinland-Pfälzischen Technischen Universität Kaiserslautern-Landau (RPTU) sowie dem FZJ, um eine auf PCI Gen5 basierende Beschleunigerkarte und das Systemkonzept umzusetzen. Ihr Ziel: Erste Pilotsysteme mit Schlüsselanwendungen aus der Quantenchromodynamik sowie der Strömungsdynamik in 2025. Weitere Informationen: itwm.fraunhofer.de/stx .