Field-Programmable Gate Arrays (FPGAs) sind programmierbare Hardware-Bausteine, die durch anwendungsspezifische Programmierung maßgeblich zur schnelleren und stromsparenderen Verarbeitung rechenintensiver Aufgaben beitragen können. Trotz Spezialisierung sind FPGAs sehr flexibel, da ihre Funktion durch einen Programmierprozess in Software jederzeit geändert werden kann. Zur Evaluation von FPGAs im wissenschaftlichen Rechnen hat das Paderborn Center for Parallel Computing (PC2) zwei Forschungscluster mit FPGAs in Betrieb genommen. Neben der Entwicklung paralleler FPGA-Anwendungen, die z. B. mittels Message Passing über mehrere Knoten skalieren, werden mit diesen Systemen auch praktische Erfahrungen im Workload-Management und Mehrbenutzerbetrieb gesammelt. Der XCL-Cluster verfügt über 8 Knoten mit insgesamt 16 FPGAs der Firma Xilinx. Für lokale Daten stehen pro FPGA zwei unabhängige Speicherbänke mit je 8 Gigabyte SDRAM zur Verfügung. Mit der Entwicklungsumgebung Xilinx-SDAccel können die FPGAs ausgehend von einer OpenCL-Spezifikation programmiert werden. Dies erleichtert die Portierung bestehender OpenCL-Codes und ermöglicht die rasche Evaluation von unterschiedlichen Varianten des Hardwarebeschleunigers zur Performance-Optimierung. Zugang zum XCL-Cluster steht Mitarbeiter/-innen deutscher Hochschulen und Forschungseinrichtungen auf Antrag kostenfrei zur Verfügung. Im Mai wurde außerdem der HARP-Cluster in Betrieb genommen. Durch Kooperation mit Intel im Rahmen des Hardware Accelerator Research Programs (HARP) bietet das PC2 als eines von weltweit zwei akademischen Rechenzentren ein Cluster-System mit 10 Knoten an, die mit dem Intel Xeon+FPGA-Prozessor ausgestattet sind. Diese Prototypen-Plattform integriert eine Xeon-Broadwell-CPU mit einem Intel Arria 10 FPGA in einem Prozessor. Der Vorzug dieser Architektur liegt im cache-kohärenten Zugriff vom FPGA auf den Systemspeicher. Der Zugang zum HARP-Cluster ist HARP-Projektteilnemern vorbehalten. Weitere Informationen: http://pc2.uni-paderborn.de/go/fpga