10. HPC-Statuskonferenz der Gauß-Allianz
Virtuelle HPC-Statuskonferenz am 1. Oktober 2020

Go to first section

Konferenz

1. Oktober 2020

Programm

Konferenzprogramm

Die HPC-Statuskonferenz der Gauß-Allianz bietet Wissenschaftlerinnen und Wissenschaftlern eine Plattform zum interdisziplinären Austausch zu aktuellen Forschungsaktivitäten und Fragestellungen im Bereich des Hoch- und Höchstleistungsrechnens in Deutschland (HPC). Der Fokus dieser Veranstaltungsreihe liegt dabei im themenübergreifenden Austausch der verschiedenen Disziplinen und der Netzwerkbildung. Erstmalig in der zehnjährigen Historie der Konferenzserie werden die Vortragenden am 1. Oktober 2020 ihre aktuellen und zukünftigen Aktivitäten aus den Bereichen der Maschinen, Methoden und Anwendungen in einer virtuellen Konferenz präsentieren.
Registrierung
Die Teilnahme an der 10. HPC-Statuskonferenz ist kostenfrei. Die Vorträge werden per Stream übertragen.

Dafür wird die Software Pexip des DFN-Vereins genutzt. Es ist nicht erforderlich einen Clienten zu installieren. Im Stream steht ein Chat-Kanal zur Verfügung, in dem Sie Ihre Fragen und Anmerkungen stellen können, und die am Ende des Vortrags durch den Moderator an die Referentin bzw. den Referenten gestellt werden.

Fragen aller Art können Sie per E-Mail an service@gauss-allianz.de stellen.

Damit wir Ihnen Informationen zur Konferenz senden können, bitten wir um eine Registrierung:

Die Gauß-Allianz speichert Ihre E-Mail-Adresse und IP-Adresse zum Zeitpunkt der Registrierung für Informationszwecke im Rahmen der jeweiligen Konferenz. Bitte lesen Sie vor Abschicken dieses Formulars unsere Datenschutzhinweise.
Diese Einwilligung ist jederzeit für die Zukunft unter service@gauss-allianz.de widerrufbar oder durch Verwendung des Links zur Löschung der Registrierung in der Bestätigungs-E-Mail.
Programm
Datum: Donnerstag, 1. Oktober 2020, von 10:00 bis 16:00 Uhr

10:00
30'
Keynote 1
Virtuell
10:30
20'
HPE Apollo 9000 Hawk: Neuer Rechner – Neue Methoden – neue Anwendungen
Prof. Dr. Michael M. Resch
Höchstleistungsrechenzentrum Stuttgart (HLRS)
Virtuell
10:50
20'
Future Computing am LRZ
Dr. Josef Weidendorfer
Leibniz Rechenzentrum der Bayerischen Akademie der Wissenschaften (LRZ)
Virtuell
Beschreibung
Mit Blick auf die Herausforderungen neuester Hardwaretechnologien hat das LRZ vor kurzem eine neue Gruppe "Future Computing" ins Leben gerufen, welche sich u.a. mit der Evaluierung modernster Rechnerhardware und deren Energieeffizienz beschäftiigt. Damit sollen Empfehlungen für zukünftige Anschaffungen von Hochleistungsrechnern für HPC und KI erarbeitet werden, die helfen, LRZ-Nutzern auch weiterhin bestmögliche Leistung bei standardisierten Programmiermodellen anbieten zu können. In diesem Vortrag werden Ziele und ersten Schritte präsentiert, mit Fokus auf den Aufbau der Testumgebung "BEAST".
11:10
20'
Zwei Chiptechnologien – ein Hochleistungssystem - HoreKa@KIT
Dr. Jennifer Buchmüller
Virtuell
11:30
20'
HPC und Daten: Nutzungskonzepte und Einsichten
Virtuell
Beschreibung
Das ZIH der TU Dresden verfolgt seit vielen Jahren den Schwerpunkt des datenintensiven Hochleistungsrechnens, seit 2014 zusammen mit dem nationale Kompetenzzentrum für Big Data ScaDS Dresden/Leipzig bzw. seit 2019 ScaDS.AI (Center for Scalable Data Analytics and Artificial Intelligence) Dresden/Leipzig. Der Vortrag zeigt, wie sich dies in der Hardware-Ausstattung wiederspiegelt und wie Speziallösungen für besonders datenintensive Aufgaben deren Leistungsfähigkeit verbessern. Die Präsentation versucht sowohl einen Überblick über Schwerpunktthemen und Anwendungsszenarien für interessierte Zuhörer/innen zu bieten als auch das eine oder andere Detail für das Fachpublikum einzuschließen.​
11:50
20'
Storage-Monitoring und -Optimierung (nicht nur) für DL-Anwendungen
Virtuell
12:10
20'
Nutzung von Ad-hoc Dateisystemen für das Machine Learning
Marc-André Vef
Virtuell
12:30
60' Pause
13:30
30'
Keynote 2
Virtuell
14:00
20'
Neuigkeiten in parallelen Programmiermodellen: was ist noch vermittelbar?
Dr. Christian Terboven & Julian Miller
IT Center, RWTH Aachen
Virtuell
Beschreibung
Die RWTH ist Mitglied in den Standardisierungsgremien von OpenMP und MPI. Beide Programmiermodelle haben in den letzten Jahren viele Neuerungen eingeführt um die Programmierung moderner HPC-Systeme zu ermöglichen. In diesem Vortrag stellen wir kurz die aktuellsten Neuerungen vor um dann zu diskutieren, wie diese in der studentischen Ausbildung vermittelt werden können.
14:20
20'
(Legacy) Anwendungen auf künftigen Rechnerarchitekturen
Dr. Thomas Steinke
Virtuell
14:40
20'
Tarantella - Framework für verteiltes Deep Learning
Dr. Peter Labus
Fraunhofer ITWM
Virtuell
Beschreibung
HPC spielt heute bereits eine entscheidene Rolle in der Entwicklung neuer Deep-Learning-Methoden und wird in Zukunft dieses Feld noch maßgeblicher beeinflußen. In diesem Talk werde ich einen Überblick über die existierenden Strategien der Verteilung neuronaler Netze auf HPC-Clustern geben. Dabei wird der Fokus besonders auf Fragen der Implementierung dieser Strategien mithilfe von GASPI in unser verteiltes Deep-Learning-Framework Tarantella liegen.
15:00
20'
HPC und Data Analytics an der MPCDF
Virtuell
15:20
20'
Approximate Computing für Quantenchemie
Michael Laß
Virtuell
Beschreibung
Elektronenstrukturberechnungen mittels Dichtefunktionaltheorie nehmen einen signifikanten Anteil der weltweit zur Verfügung stehenden HPC Ressourcen in Anspruch. Um diese quantenmechanischen DFT-Berechnungen für komplexe, große Systeme durchführen zu können, werden anstatt konventioneller kubisch-skalierender Methoden sogenannte linear-skalierende Methoden benötigt.

In dieser Arbeit greifen wir die Idee der Submatrix-Methode auf und wenden sie auf DFT Berechnungen im Softwarepaket CP2K an. Durch unseren Ansatz überführen wir die zugrundeliegenden Operationen auf verteilten, großen, dünnbesetzten Matrizen in Berechnungen auf lokalen, deutlich kleineren und dicht besetzten Matrizen. Dies erlaubt uns, die Floating-Point Performance moderner CPUs voll auszunutzen sowie dedizierte Hardware-Beschleuniger einzusetzen, wo zuvor Speicherbandbreite ein limitierender Faktor war. Wir demonstrieren Funktionalität und Performance unserer Implementierung und untersuchen den Einsatz von GPUs und FPGAs zur Beschleunigung des Verfahrens.
15:40
20'
Mikroarchitekturanalyse und Performancecharakteristik des aktuellen CPU-Universums
Prof. Dr. Gerhard Wellein
Virtuell